

#### PATENT ABSTRACTS OF JAPAN

(11) Publication number: 11340572 A

(43) Date of publication of application: 10.12.99

(51) Int. Cl

H01S 3/18

B41J 2/44

B41J 2/45

B41J 2/455

(21) Application number: 10144801

(71) Applicant:

FUJI XEROX CO LTD

(22) Date of filing: 26.05.98

(72) Inventor:

SEKO YASUJI


# (54) SEMICONDUCTOR DEVICE AND IMAGE FORMING DEVICE

#### (57) Abstract:

PROBLEM TO BE SOLVED: To provide a semiconductor device and an image forming device, using the device by which a light-emitting element array can be formed in high density.

SOLUTION: A transistor array 31, provided with a plurality of transistor elements arranged like a matrix, is formed monolithically on a semiconductor substrate in which a light-emitting element array 29 provided with a plurality of light-emitting elements arranged in a matrix form is formed. Then a pad 33 is formed on the end part of a cathode wiring 3, in which the cathode of light-emitting element on the same line in the array 29 is connected, and an anode wiring 4 in which the anode of light-emitting element on the same row in the array 29 is connected, is connected with the collector of transistor element which is different from each other by each row. Furthermore, a pad 6 is formed on the end part of a base wiring 1, in which the base of transistor element on the same line in the array 31 is connected, and a pad 5 is formed on the end part of an emitter wiring 2, in which the emitter of transistor element on

the same row in the array 31.



THIS PAGE BLANK (USPTO)

(19) 日本国特許庁(JP)

## (12)公開特許公報 (A)

(11)特許出願公開番号

特開平11-340572

(43) 公開日 平成11年(1999) 12月10日


(51) Int. Cl. <sup>6</sup> H 0 1 S B 4 1 J	識別記号 3/18 2/44 2/45 2/455	F I H O 1 S B 4 1 J	3/18 3/21 L
	審査請求 未請求 請求項の数 6	OL	(全15頁)
(21)出願番号	特願平10-144801	(71)出願人	000005496 富士ゼロックス株式会社
(22)出願日	平成10年(1998)5月26日	(72)発明者	東京都港区赤坂二丁目17番22号 瀬古 保次 神奈川県足柄上郡中井町境430 グリーン テクなかい 富士ゼロックス株式会社内
		(74) 代理人	弁理士 中島 淳 (外3名) ·

## (54) 【発明の名称】半導体デバイス及び画像形成装置

## (57)【要約】

【課題】 発光素子アレイを高密度に形成することができる半導体デバイス及び該半導体デバイスを用いた画像 形成装置を得る。

【解決手段】 マトリクス状に配置された複数のトランジスタ素子を備えたトランジスタアレイ31を、マトリクス状に配置された複数の発光素子を備えた発光素子アレイ29が形成された半導体基板上にモノリシックに形成する。また、発光素子アレイ29の同一行の発光素子の陰極を接続した陰極配線3の端部にパッド33を形成し、発光素子アレイ29の同一列の発光素子の陽極を接続した陽極配線4を列毎に各々異なるトランジスタ素子のコレクタに接続する。また、トランジスタアレイ31の同一行のトランジスタ素子のベースを接続したベース配線1の端部にパッド6を、トランジスタアレイ31の同一列のトランジスタ素子のエミッタを接続したエミッタ配線2の端部にパッド5を、各々形成する。



## 【特許請求の範囲】

【請求項1】 複数の発光素子を備え、かつ半導体基板 に形成された発光素子アレイと、

入力端、出力端、及び制御端を備え、前記複数の発光素 子のいずれかに前記入力端及び前記出力端の一方が接続 されると共にマトリクス状に配列されたスイッチング素 子を備え、かつ前記発光素子アレイとモノリシックに前 記半導体基板に形成されたスイッチング案子アレイと、 同一の列に配置された複数のスイッチング素子の各々の に異なる第1の外部接続端に接続した第1の接続手段 と、

同一の行に配置された複数のスイッチング素子の各々の 制御端、又は入力端及び出力端の他方の前記第1の外部 接続端に接続されていない側を前記同一の行毎に異なる 第2の外部接続端に接続した第2の接続手段と、 を備えた半導体デバイス。

【請求項2】 前記発光素子アレイに備えられた複数の 発光素子がマトリクス状に配列されると共にマトリクス 配線により接続されており、かつ前記マトリクス配線の 行配線又は列配線が前記スイッチング素子の入力端及び 出力端の一方に接続された請求項 1 記載の半導体デバイ ス。

【請求項3】 前記発光素子が面発光レーザ素子である 請求項1又は請求項2記載の半導体デバイス。

【請求項4】 前記スイッチング素子アレイの前記半導 体基板上の積層構造が、前記発光素子アレイの積層構造 の積層面に垂直な方向に形成された請求項1乃至請求項 3の何れか1項記載の半導体デバイス。

【請求項5】 前記スイッチング素子アレイの前記半導 体基板上の積層構造が、前記発光素子アレイの積層構造 の積層面に平行な方向に形成された請求項1乃至請求項 3の何れか1項記載の半導体デバイス。

【請求項6】 請求項1乃至請求項5記載の半導体デバ イスを光源として用いた画像形成装置。

## 【発明の詳細な説明】

## [0001]

【発明の属する技術分野】本発明は、半導体デバイス及 び画像形成装置に係り、より詳しくは、レーザプリン タ、レーザディスプレイ、光通信装置、光信号処理装置 等の光源として使用される発光素子アレイを備えた半導 体デバイス及び該半導体デバイスを光源として使用した 画像形成装置に関する。

#### [0002]

【従来の技術】レーザプリンタ等の画像形成装置におい て、形成する画像の各画素に応じた光を発生する光源と して複数の発光素子を備えた発光素子アレイを使用する 場合には、各発光素子を各々独立に駆動する必要があ り、従来は、各発光素子に通電するための配線を発光素 子毎に各々独立に接続(以下、個別配線という)してい

た。従って、n行m列の発光素子、すなわちn×m個の 発光素子により構成された発光素子アレイの場合、n× m本という多数の接続配線が必要であり、高コストであ ると共に発光素子の高密度化が困難である、という問題 点があった。

【0003】この問題点を解決するために、特開昭61 - 3 1 2 7 1 号公報記載の技術では、LEDアレイ光源 を用いて高密度のプリント画像を形成するために、図1 1に示すように、LEDアレイ29を構成するLED素 制御端、又は入力端及び出力端の他方を前記同一の列毎 10 子を2次元に配列し、その行方向の配線(以下、陰極配 線という)3及び列方向の配線(以下、陽極配線とい う)4をマトリクス状に形成して、陰極配線3及び陽極 配線4の各々の一方の端部に設けたワイヤボンディング パッド33及び32を用いて各LED素子を個別に駆動 していた。

【0004】一方、特表平7~503104号公報記載 の技術では、面発光レーザ構造とトランジスタ構造を順 次積層し、該トランジスタ構造における各トランジスタ 素子にマトリクス配線を形成して任意のトランジスタ素 20 子を駆動することにより、駆動したトランジスタ素子の 上側又は下側に位置する面発光レーザ素子を発光させて いた。

【0005】上記特開昭61-31271号公報及び特 表平7-503104号公報記載の技術では、接続配線 数を2次元に配列された発光素子アレイの行数nと列数 mの合計本数(n+m本)しか必要としないので、上述 した個別配線の場合(n×m本)に比較して、接続配線 数を大幅に削減することができる。接続配線1本に対し て、例えばワイヤボンディングが1本形成されるので、

接続配線数の削減はワイヤボンディング数、及び発光素 30 子アレイを駆動する駆動回路のチャンネル数の削減につ ながる。従って、この発光素子アレイを用いた装置全体 の低コスト化、及び発光素子アレイの高密度化を実現す ることができる。

## [0006]

【発明が解決しようとする課題】しかしながら、上記特 開昭61-31271号公報及び特表平7-50310 4 号公報記載の技術では、発光素子アレイを構成する発 光素子がさらに髙密度に配列されて、その行間隔や列間 隔が狭くなった場合、配線(陰極配線及び陽極配線)の 40 配列ピッチが狭くなり、ワイヤボンディング等が実施で きなくなって電気的結線ができなくなる、という問題点 があった。換言すれば、ワイヤボンディング等を可能と する最小配線ピッチが、発光素子アレイを構成する発光 素子の行間隔及び列間隔を制限する、ということであ る。このことを具体的に説明すると次のようになる。

【0007】現状のワイヤボンディングの最小ピッチは 約80μmである。仮に、ワイヤボンディング用のパッ ドを2列の千鳥配列とすれば、各列のワイヤボンディン 50 グパッドの最小ピッチが約80μmであっても、配線の

3

最小ピッチは2分の1の約 $40\mu$ mに縮小することができる。しかしながら、この場合でも配線の最小ピッチは約 $40\mu$ mである。

【0008】一方、配線数が比較的少ない場合には、ワイヤボンディングパッド付近の配線を扇状に拡げることによってワイヤボンディングパッドのピッチを拡大することができるが、配線数が数百本以上になると、このようにワイヤボンディングパッドのピッチを拡大することは、結果的に基板サイズが大きくなりすぎてしまうため実現できない。従って、比較的高密度の発光素子アレイを構成する発光素子の最小配列ピッチは、一般に約40μmとされている。

【0009】このように、上述した従来技術では、多数の発光素子を有する発光素子アレイにおいて、その配線のピッチをワイヤボンディング等の電気的接続が可能なピッチとしなければならないために数10μm程度より狭くできず、従って各発光素子の行間隔や列間隔を狭くできないので、高密度な発光素子アレイが作製できない、という問題点があった。

【0010】本発明は、上記問題点を解消するために成されたものであり、発光素子アレイを高密度に形成することができる半導体デバイス及び該半導体デバイスを用いた画像形成装置を提供することを目的としている。

## [0011]

【課題を解決するための手段】上記目的を達成するため に請求項1記載の半導体デバイスは、複数の発光素子を 備え、かつ半導体基板に形成された発光素子アレイと、 入力端、出力端、及び制御端を備え、前記複数の発光素 子のいずれかに前記入力端及び前記出力端の一方が接続 されると共にマトリクス状に配列されたスイッチング素 子を備え、かつ前記発光素子アレイとモノリシックに前 記半導体基板に形成されたスイッチング素子アレイと、 同一の列に配置された複数のスイッチング素子の各々の 制御端、又は入力端及び出力端の他方を前記同一の列毎 に異なる第1の外部接続端に接続した第1の接続手段 と、同一の行に配置された複数のスイッチング素子の各 々の制御端、又は入力端及び出力端の他方の前記第1の 外部接続端に接続されていない側を前記同一の行毎に異 なる第2の外部接続端に接続した第2の接続手段と、を 備えている。

【0012】請求項1記載の半導体デバイスによれば、 入力端、出力端、及び制御端を備え、かつマトリクス状 に配列されたスイッチング素子の入力端及び出力端の一 方が、発光素子アレイに備えられた複数の発光素子のい ずれかに接続される。ここで、上記マトリクス状に配列 されたスイッチング素子を備えたスイッチング素子アレ イは、上記発光素子アレイとモノリシックに半導体基板 に形成されている。

【0013】なお、上記スイッチング素子としては、バイポーラトランジスタ、電界効果トランジスタ等を適用

することができる。また、上記制御端はスイッチング案 子における入力端及び出力端の間のオンオフを制御する ためのものであり、例えば、スイッチング素子がバイポ ーラトランジスタである場合の制御端はベースに相当 し、スイッチング素子が電界効果トランジスタである場 合の制御端はゲートに相当する。

【0014】また、同一の列に配置された複数のスイッチング素子の各々の制御端、又は入力端及び出力端の他方が第1の接続手段により上記同一の列毎に異なる第1の外部接続端に接続され、同一の行に配置された複数のスイッチング素子の各々の制御端、又は入力端及び出力端の他方の上記第1の外部接続端に接続されていない側が第2の接続手段により上記同一の行毎に異なる第2の外部接続端に接続される。なお、第1の外部接続端及び第2の外部接続端は、外部との接続に用いられる電極であり、ワイヤボンディングパッド等に相当する。

【0015】以上のように半導体デバイスを構成しているので、発光素子に接続されているスイッチング素子の外部からのオンオフ制御によって、当該発光素子の通電を制御することが可能となる。

【0016】このように請求項1記載の半導体デバイスによれば、発光素子アレイに備えられた各発光素子の駆動を制御するマトリクス状に配置されたスイッチング素子を備えたスイッチング素子アレイに対して外部との接続に用いる外部接続端を設けているので、発光素子アレイの配列ピッチを狭くすることができ、発光素子アレイを高密度に形成することができる。

【0017】また、請求項2記載の半導体デバイスは、 請求項1記載の半導体デバイスにおいて、前記発光素子 アレイに備えられた複数の発光素子がマトリクス状に配 列されると共にマトリクス配線により接続されており、 かつ前記マトリクス配線の行配線又は列配線が前記スイ ッチング素子の入力端及び出力端の一方に接続されてい るものである。

【0018】このように請求項2記載の半導体デバイスによれば、発光素子アレイに備えられた複数の発光素子がマトリクス状に配列されると共にマトリクス配線により接続されており、かつ該マトリクス配線の行配線又は列配線がスイッチング素子の入力端及び出力端の一方に 接続されているので、発光素子をマトリクス状に配列しない場合に比較して発光素子アレイをより高密度に形成することができる。

【0019】また、請求項3記載の半導体デバイスは、 請求項1又は請求項2記載の半導体デバイスにおける前 記発光素子が面発光レーザ素子であるものである。

【0020】従って、請求項3記載の半導体デバイスに よれば、請求項1及び請求項2記載の発明と同様の効果 を奏することができると共に、発光素子を面発光レーザ 素子としているので、発光素子を端面発光型の素子とす 50 る場合に比較して、発光素子アレイを容易にアレイ状に 形成することができる。

【0021】なお、請求項4及び請求項5記載の半導体 デパイスのように、請求項1乃至請求項3の何れか1項 記載の半導体デバイスにおける前記スイッチング素子ア レイの前記半導体基板上の積層構造は、前記発光素子ア レイの積層構造の積層面に垂直又は平行な方向に形成す ることができる。

【0022】本発明に係る半導体デバイスは、具体的に は例えば図1に示すように構成される。

【0023】すなわち、複数の発光素子を備えた発光素 子アレイ29の配線(陰極配線3及び陽極配線4)に流 す電流を制御するスイッチング素子としての複数のトラ ンジスタ素子を備えたトランジスタアレイ31を発光素 子アレイ29の基板上にモノリシックに形成する。この トランジスタアレイ31は、発光素子アレイ29の陽極 配線4に結線され、かつトランジスタ素子が2次元に配 列される。トランジスタアレイ31は、各々のトランジ スタ素子のエミッタ及びベース、あるいはコレクタ及び ベースに形成されたマトリクス配線によって駆動され る。そのマトリクス配線はワイヤボンディングパッド5 及び6に形成されたワイヤボンディング等の電気的接続 手段を介して外部の駆動回路と接続される。

【0024】このような手段によれば、ワイヤボンディ ング等の配列ピッチは、トランジスタアレイに備えられ たトランジスタ素子の配線ピッチのみに依存し、発光素 子アレイに備えられた発光素子の配線ピッチには依存し ない。そのため、ワイヤボンディングパッドのピッチを 発光素子アレイの配線ピッチよりも数倍、数10倍に拡 大することが可能となる。従って、発光素子の配列ピッ チを従来に比較して数分の1、数10分の1に削減する ことができ、発光素子アレイを髙密度に形成することが 可能となる。

【0025】また、請求項6記載の画像形成装置は、請 求項1乃至請求項5記載の半導体デバイスを光源として 用いたものである。

【0026】このように請求項6記載の画像形成装置に よれば、請求項1乃至請求項5記載の高密度な発光素子 アレイを備えた半導体デバイスを光源として用いている ので、高密度な画像を容易に形成することができる。

#### [0027]

【発明の実施の形態】以下、図面を参照して、本発明の 実施の形態について詳細に説明する。

【0028】 [第1実施形態] 本第1実施形態では、発 光素子として面発光レーザ素子を、モノリシックに作製 するスイッチング素子としてはpnpトランジスタを、 各々適用する場合について説明する。

【0029】面発光レーザ構造層の結晶成長は有機金属 気相成長法(Metal Organic Chemi cal Vapor Deposition、以下「M 行った。その積層構造を図2に示す。以下、同図を参照 して、本第1実施形態に係る半導体デバイスの製造工程 について説明する。

【0030】導電性のSiドープn型GaAs基板11 上に、n型G a A s バッファー層 1 2(厚さ 0. 2 μ m、キャリア濃度 2×10<sup>18</sup>/cm³)、n型A 1<sub>0.3</sub> G a o. 7 A s / A l o. 8 G a o. 1 A s 多層膜ミラー 1 3 (厚さ57.6nm/64.5nm×40.5周期、但 し、Alo.3 Gao.7 As上側/Alo.9 Gao.1 As 下側の配置、キャリア濃度 2×10<sup>18</sup>/c m³)、Al o. e G a o. ₄ A s スペーサー層 1 4(厚さ89.8n m、ノンドープ)、Alo. 11Gao. 89As/Alo. 3 G a。.,As(量子井戸層/障壁層、厚さ8ヵm/5ヵm × 4 周期、ノンドープ)の活性領域 1 5 、A l o. e G a o. ₄ Asスペーサー層16(厚さ89.8ヵm、ノンド ープ)、p型A l o. 3 G a o. 7 A s / A l o. 9 G a o. 1 As多層膜ミラー17(厚さ64.5ヵm/57.6ヵ m×30周期、キャリア濃度2×10<sup>18</sup>/cm³)、及 びp型コンタクト層18(厚さ9nm、キャリア濃度1 ×10<sup>19</sup>/cm³) を順次成長する。ここで、多層膜ミ ラー13及び17の積層界面は、組成を徐々に変化させ たグレーデッド層とし、電気抵抗を低減した。

【0031】多層膜ミラー13及び17の各層の厚さt , は、レーザ波長λ (本実施形態では780nm) の光 に対して、 $t_i = \lambda / (4 \cdot n_i)$  を満足するようにし ており (n, は各層の屈折率)、多層膜ミラー全体で高 反射率が達成されている。また、スペーサー層14及び 16と活性領域15の各層は、各層の膜厚 t i と屈折率 niをかけた値、すなわちti×niの合計がレーザ波 長んと等しくなるように設定され、レーザ共振器として の役割を果たしている。

【0032】次に、この基板をMOCVD装置から取り 出し、SiOz 膜をプラズマCVDにより0. 2μm厚 さ堆積させる。これをフォトリソグラフィーによりエッ チングして、パターニングし、p型コンタクト層18の うちでトランジスタの結晶層を成長する場所だけを露出 する。その露出部分は平面視正方形状(本実施形態では 一辺20μm)であり、図3に示すトランジスタアレイ 31の配列のように、面発光レーザアレイ30の横側に 3行333列に配列した。なお、レーザアレイ30の配 列は後述するように、プロトン注入と電極形成により作 製する。

【0033】次に、この基板を再びMOCVD装置の中 に挿入し、まず、電流をストップさせるためのn型Ga As層20(厚さ100nm、キャリア濃度1×10<sup>17</sup> /cm³)を成長し、その上にトランジスタを構成す る、p型GaAsコレクタ層21(厚さ300nm、キ ャリア濃度1×10<sup>17</sup>/cm³)、n型GaAsベース 層22(厚さ100nm、キャリア濃度4×1018/c OCVD法」という。)によりMOCVD装置を用いて 50 m³)、及びp型Alo.3 Gao.7 Asエミッタ層23

(厚さ200nm、キャリア濃度5×10<sup>17</sup>/cm³) を成長し、最後に電極とのオーミック接触をとるための p型GaAsコンタクト層24(厚さ200nm、キャ リア濃度 5 × 1 0 <sup>18</sup> / c m³ ) を成長する。

【0034】SiOz膜の上には結晶は成長しないの で、SiOz膜の除去した部分、すなわち表面に露出し たp型コンタクト層18の上にだけトランジスタ構造層 が形成される。この積層構造では、p型GaAsコレク 夕層21の下層に、n型GaAs層20、p型コンタク ト層18、及びp型多層膜ミラー17があるので、この 部分はpnp構造となり、垂直方向(図2上下方向)に は電流は流れない。従って、トランジスタ素子の下のp 型コンタクト層18や多層膜ミラー17には電流は流れ ず、トランジスタ素子のみが正常に動作する。

【0035】次に、トランジスタ構造層のベース層22 とコレクタ層21をエッチングにより図2に示すように 表面に露出させる。

【0036】次に、面発光レーザ素子を作製するため に、電流狭窄構造を形成する。本実施形態では、プロト ン (H<sup>+</sup>) を加速電圧を変化させて照射することによっ て結晶表面から深さ3~4μmまでのプロトン注入領域 19を形成し、電流の流れない絶縁領域を形成する方法 を採用した。電流の流れる活性領域のサイズは直径約6 μmΦであり、これが面発光レーザ素子の活性領域の水 平方向(図2左右方向)に形成される。面発光レーザア レイ30は、図3に示すように、面発光レーザ素子を3 0μmピッチで1列に999個配列した。

【0037】次に、面発光レーザ素子とトランジスタ素 子に電極を形成し、それらを結線する配線を敷設する。 面発光レーザ素子のp型コンタクト層18と、トランジ スタ素子のp型コンタクト層24及びp型コレクタ層2 1とにはAu2n合金のp型電極を形成し、トランジス タ素子のn型ベース層22にはAuGe合金のn型電極 を形成した。これらの材料を蒸着法により300mm厚 さ堆積し、フォトリソグラフィーにより所望の形状にパ ターニングしている。

【00·38】次に、面発光レーザ素子のp型コンタクト **層18の電極とトランジスタ素子のp型コレクタ層21** の電極とを電気的に接続するための配線(以下、陽極配 線という) 4を形成した。また、面発光レーザアレイ3 0のn型の共通電極として、AuGe合金10をn型G aAs基板11の裏面全面に形成した。なお、この電極

【0039】次に、トランジスタ素子を駆動するための 配線として、トランジスタ素子のn型ベース層22の電 極に行方向の配線(以下、ベース配線という) 1を形成 し、トランジスタ素子のp型コンタクト層24の電極に 列方向の配線(以下、エミッタ配線という) 2を形成す る。また、エミッタ配線2及びベース配線1の各々の、 トランジスタ素子に接続されていない側の端部には、ワ 50 5 nm×40.5周期、但し、Alo.s Gao.r As上

イヤボンディングパッド5及び6を各々形成する。

8

【0040】以上によって形成されたベース配線1、エ ミッタ配線2、及び陽極配線4と各部位との相対的な位 置関係(平面視)を図4に示す。同図に示すように、面 発光レーザ素子の p型コンタクト層18の電極とトラン ジスタ素子のp型コレクタ層21の電極とが陽極配線4 により接続され、同一の行に配置されたトランジスタ素 子のn型ベース層22の電極とワイヤボンディングパッ ド6とがベース配線1により接続され、同一の列に配置 されたトランジスタ素子のp型コンタクト層24の電極 とワイヤボンディングパッド5とがエミッタ配線2によ って接続されている。

【0041】上述したように、面発光レーザアレイ30 の面発光レーザ素子は1次元に999個配列されてお り、その配列ピッチは約30μmである。また、トラン ジスタアレイ31のトランジスタ素子は3行×333列 のマトリクス状に配列されているので、エミッタ配線2 の端部に形成されたワイヤボンディングパッド5の配列 ピッチは約90 $\mu$ m (=約30 $\mu$ m×3) となる。な お、本実施形態では、ベース配線1の端部に形成された ワイヤボンディングパッド6の配列ピッチを約100μ mとした。

【0042】なお、面発光レーザアレイ30が本発明の 発光素子アレイに、トランジスタアレイ31が本発明の スイッチング素子アレイに、エミッタ配線2が本発明の 第1の接続手段に、ベース配線1が本発明の第2の接続 手段に、ワイヤボンディングパッド5が本発明の第1の 外部接続端に、ワイヤボンディングパッド6が本発明の 第2の外部接続端に、各々相当する。

【0043】これらのワイヤボンディングパッド5及び 6に対してワイヤボンディングを行い、図示しない外部 の駆動回路と接続して、該駆動回路によりワイヤボンデ ィングパッド5及び6に駆動電圧を印加して各トランジ スタ素子を動作させることにより、面発光レーザアレイ 30を駆動することができることを確認した。

【0044】 [第2実施形態] 本第2実施形態では、面 発光レーザアレイの陽極配線及び陰極配線をマトリクス 状に形成し、この陽極配線及び陰極配線を各々トランジ スタアレイで駆動する場合について説明する。すなわ ち、上記第1実施形態では、1次元配列の面発光レーザ アレイを対象としていたが、本第2実施形態では2次元 配列の面発光レーザアレイを対象としたものである。ま ず、図5を参照して、本第2実施形態に係る半導体デバ イスの製造工程について説明する。

【0045】同図に示すように、MOCVD装置により 半絶縁性のGaAs基板51上に、n型GaAsバッフ ァー層12 (厚さ0. 2μm、キャリア濃度2×10<sup>18</sup> /cm³)、n型Alo.3 Gao.7 As/Alo.9 Ga o.1 As多層膜ミラー13 (厚さ57.6nm/64.

側/Alo.s Gao.1 As下側の配置、キャリア濃度2 × 1 0 <sup>18</sup>/ c m³ )、A l <sub>o. e</sub> G a <sub>o. 4</sub> A s スペーサー 層14 (厚さ89. 8nm、ノンドープ)、Alo.11G a o. 89 A S / A l o. 3 G a o. 7 A S (量子井戸層/障壁 層、厚さ8nm/5nm×4周期、ノンドープ)の活性 領域15、Alo. s Gao. 4 Asスペーサー層16(厚 さ89.8nm、ノンドープ)、及び選択酸化用のp型 Alo.98Gao.02As層60 (厚さ65.4nm、キャ リア濃度 2×10<sup>18</sup>/ c m³ ) を成長し、その上に p 型 Alo.s Gao.1 As/Alo.3 Gao.7 As多層膜ミ ラー17 (厚さ64.5nm/57.6nm×29.5 周期、キャリア濃度 2×10<sup>18</sup>/ c m³)、 p 型コンタ クト層18(厚さ9nm、キャリア濃度1×10<sup>19</sup>/c m³)を順次成長する。ここで、多層膜ミラー13及び 17の積層界面は、組成を徐々に変化させたグレーデッ ド層とし、電気抵抗を低減した。

【0046】次に、この基板をMOCVD装置から取り出し、 $SiO_2$  膜をプラズマCVDにより0.2  $\mu$  m厚さ堆積させる。これをフォトリソグラフィーによりエッチングして、パターニングし、トランジスタの結晶層を成長する場所のp型コンタクト層18だけを露出する。その露出部分は平面視正方形状(本実施形態では一辺20 $\mu$ m)であり、図6に示すトランジスタアレイ31及び70の配列のように、後述する面発光レーザアレイ75の上側と下側とに3行333列に形成した。

【0047】次に、この基板を再びMOCVD装置の中に挿入し、トランジスタを構成する、p型GaAsコレクタ層21(厚さ300nm、キャリア濃度 $1\times10^{17}$ /cm³)、n型GaAsベース層22(厚さ100nm、キャリア濃度 $4\times10^{18}$ /cm³)、及びp型Alo.s Gao.7 Asエミッタ層23(厚さ200nm、キャリア濃度 $5\times10^{17}$ /cm³)を成長し、最後に電極とのオーミック接触をとるためのp型GaAsコンタクト層24(厚さ200nm、キャリア濃度 $5\times10^{18}$ /cm³)を成長する。

【0048】 $SiO_2$  膜の上には結晶は成長しないので、表面に露出したp型コンタクト層18の上にだけpnpトランジスタ構造層が形成される。

【0049】次に、 $SiO_2$  膜全面を除去し、面発光レーザ素子のポスト構造(直径 $20\mu$ m $\Phi$ )の形成とトランジスタ素子の電気的分離のために、図5に示すようなエッチングを行った。この面発光レーザ素子の電流狭窄構造を作製するために、A10.98Ga0.02As 層60を選択的に酸化した。この際の酸化方法として、水蒸気囲気の熱処理炉にサンプルを挿入し、400℃に加熱する方法を適用した。この熱処理によって表面に露出したA10.98Ga0.02As 層60が周囲より同心円状に酸化してゆく。電流を流す領域(直径 $5\mu$ m $\Phi$ )の穴を残して、酸化層 $A1_2O_3$  を形成し、電流狭窄構造を形成した。

【0050】次に、トランジスタ構造層のベース層22 及びコレクタ層21をエッチングにより図5に示すよう に表面に露出させる。

10

【0051】次に、面発光レーザ素子及びトランジスタ素子に電極を形成し、それらを結線する配線を敷設する。面発光レーザ素子及びトランジスタ素子のp型の電極としてAuGe合金を用いた。これらの材料を蒸着法により300nm厚さ堆積し、フォトリソグラフィーにより所望の形状にパクーニングし、その上に配線を敷設した。また、面発光レーザ素子のポスト構造の側壁や配線の交差部には、SiNx層61等の絶縁層を形成し、電気的に分離させた。

【0052】配線としては、面発光レーザ素子のp型コンタクト層18と図6上側のトランジスタアレイ31のp型コレクタ層21とを電気的に接続するための配線(以下、陽極配線という)4と、面発光レーザ素子のn型パッファー層12と図6下側のトランジスタアレイ70のp型エミッタ層23を電気的に接続するための配線(以下、陰極配線という)3を形成した。

【0053】また、図6上側のトランジスタアレイ31を駆動するための配線として、トランジスタ素子のn型ベース層22に行方向の配線(以下、ベース配線という)1を形成し、該トランジスタ素子のp型エミッタ層23のコンタクト層24に列方向の配線(以下、エミッタ配線という)2を形成した。このエミッタ配線2及びベース配線1の双方の、トタンジスタ素子に接続されていない側の端部にはワイヤボンディングパッド5及び6を各々形成した(図6参照、図5では図示省略)。

30 【0054】また、図6下側のトランジスタアレイ70を駆動するための配線として、トランジスタ素子のn型ベース層22に行方向の配線(以下、ベース配線という)72を形成し、該トランジスタのp型コレクタ層21に列方向の配線(以下、コレクタ配線という)71を形成した。このコレクタ配線71及びベース配線72の双方の、トタンジスタ素子に接続されていない側の端部にはワイヤボンディングパッド73及び74を各々形成した(図6参照、図5では図示省略)。

【0055】面発光レーザアレイ75を構成する面発光レーザ素子は、図6に示すように、列方向が斜め方向とされた4行100列にマトリクス状に配列されており、本実施形態における各面発光レーザ素子の配列ピッチは、行方向(水平方向)を42μm、列方向(垂直方向)を100μmとしている。

【0056】また、トランジスタアレイ31を構成するトランジスタ素子は3行103列に配列されており、トランジスタアレイ70を構成するトランジスタ素子は3行100列に配列されている。エミッタ配線2に設けられたワイヤボンディングパッド5の配列ピッチを126μmとし、ベース配線1に設けられたワイヤボンディン

40

11

グパッド6の配列ピッチを $100\mu$ mとした。同様に、コレクタ配線71に設けられたワイヤボンディングパッド73の配列ピッチを $126\mu$ mとし、ベース配線72に設けられたワイヤボンディングパッド74の配列ピッチを $100\mu$ mとした。

【0057】なお、面発光レーザアレイ75が本発明の発光素子アレイに、トランジスタアレイ31及び70が本発明のスイッチング素子アレイに、エミッタ配線2及びコレクタ配線71が本発明の第1の接続手段に、ベース配線1及び72が本発明の第2の接続手段に、ワイヤボンディングパッド5及び73が本発明の第1の外部接続端に、ワイヤボンディングパッド6及び74が本発明の第2の外部接続端に、各々相当する。

【0058】ワイヤボンディングパッド5と6、及びワイヤボンディングパッド73と74に対してワイヤボンディングを行い、図示しない外部の駆動回路と接続して、該駆動回路により各ワイヤボンディングパッドに駆動電圧を印加して各トランジスタ素子を動作させることにより、面発光レーザアレイ75を駆動することができることを確認した。

【0059】 [第3実施形態] 本第3実施形態では、上記第2実施形態と同様の工程により作製した半導体デバイスを画像形成装置としてのレーザプリンタに適用した場合の実施形態について説明する。

【0060】本第3実施形態における面発光レーザアレイ80では、面発光レーザ素子を行方向のピッチa、及び列方向のピッチbを $a=21\mu$ m、及び $b=21\mu$ m として、12行1200列に配列した(図7参照。詳細は図8参照)。また、面発光レーザアレイ80の各列は斜めに傾斜させ、行方向(レーザプリンタの主走査方向に対応する方向)への投影点列が等間隔で並ぶように配列した。

【0061】図7に示すように、トランジスタアレイ81は面発光レーザアレイ80に対する陽極配線87を駆動し、トランジスタアレイ82は面発光レーザアレイ80に対する陰極配線88を駆動する。

【0062】本第3実施形態におけるトランジスタアレイ81は4行303列に、トランジスタアレイ82は4行300列に、各々トランジスタ素子を配列している。また、トランジスタアレイ81をマトリクス駆動するエミッタ配線の端部に形成したワイヤボンディングパッド83は84 $\mu$ mピッチで配列し、ベース配線の端部に形成したワイヤボンディングパッド84は100 $\mu$ mピッチで配列した。また、トランジスタアレイ82をマトリクス駆動するコレクタ配線の端部に形成したワイヤボンディングパッド85は84 $\mu$ mピッチで配列し、ベース配線の端部に形成したワイヤボンディングパッド85は84 $\mu$ mピッチで配列し、ベース配線の端部に形成したワイヤボンディングパッド86は100 $\mu$ mピッチで配列した。

【0063】なお、面発光レーザアレイ80が本発明の 発光素子アレイに、トランジスタアレイ81及び82が 本発明のスイッチング素子アレイに、ワイヤボンディングパッド83及び85が本発明の第1の外部接続端に、ワイヤボンディングパッド84及び86が本発明の第2の外部接続端に、各々相当する。

【0064】次に、図9を参照して、以上の構成の半導体デバイス90をレーザプリンタの光源として適用する場合のレーザプリンタの構成について説明する。

【0065】同図に示すように、半導体デバイス90には駆動回路91が接続されており、半導体デバイス90から出射された光96の下流方向にはレンズ系92及び折り返しミラー93が順に配置されており、さらに折り返しミラー93の光96の反射方向にはレンズ系94及び感光ドラム95が順に配置されている。

【0066】次に、以上のように構成されたレーザプリンタの全体的な作用を説明する。なお、ここでは、プリント対象画像が1200行1200列の画素データにより構成されている場合について説明する。

【0067】まず、プリント対象画像の上端側12行1200列の画素データに対応した光が出射されるように20 半導体デバイス90を駆動回路91によって駆動する。これによって半導体デバイス90から出射された光96はレンズ系92、折り返しミラー93、レンズ系94を順に介して感光ドラム95の表面に照射される。従って、感光ドラム95の表面にはプリント対象画像の上端側12行1200列分の画像(潜像)が形成される。なお、駆動回路91による半導体デバイス90の駆動手順については詳細に後述する。

【0068】次に、感光ドラム95を表面距離が画像の12行分に相当する距離だけ図9矢印S方向(副走査方向)に回転した後、プリント対象画像の上端から13行目からの12行1200列分の画素データに対応した光が出射されるように半導体デバイス90を駆動回路91によって駆動する。これによって、感光ドラム95の表面にはプリント対象画像の上端から13行目からの12行1200列分の画像(潜像)が形成される。

【0069】以上の、感光ドラム95への12行120 0列分の画像(潜像)の形成、及び感光ドラム95の副 走査方向への回転駆動を繰り返し(本実施形態では10 回)実行することによって、1枚分のプリント対象画像 (潜像)を感光ドラム95表面に形成することができ る。

【0070】次に、図10を参照して、駆動回路91による半導体デバイス90の駆動手順について説明する。なお、図7及び図8に示すように、面発光レーザアレイ80の陽極配線87を図8左端から順に87-1、87-2、87-3、・・・、87-1211とし、面発光レーザアレイ80の陰極配線88を図8左端から順に88-1、88-2、88-3、・・・、88-1200とする。また、1列目の陰極配線88-1に接続された面発光レーザ素子を図8下から順に80-1-1、80

-1-2、80-1-3、・・・、80-1-12とし、2列目の陰極配線88-2に接続された面発光レーザ素子を図8下から順に80-2-1、80-2-2、80-2-3、・・・、80-2-12とし、以降同様に各面発光レーザ素子に番号を付し、1200列目の陰極配線88-1200に接続された面発光レーザ素子を図8下から順に80-1200-1、80-1200-2、80-1200-3、・・・、80-1200-12とする。

(1)まず、陰極配線88の1本目88-1、13本目88-13、25本目88-25、・・・、1189本目88-1189と12本毎に1本を駆動する。このように陰極配線88を12本毎に1本駆動するのは、各面発光レーザ素子を独立駆動するためである。この間隔を12本未満にすると、各面発光レーザ素子を独立に駆動することができなくなる。

【0071】この際の各陰極配線88の駆動方法は、図 10のタイムチャートに示すように、8.0Vに設定し てあったトランジスタアレイ82のベース配線86-1 (図7参照)の電位を4.0Vに低下させ (パルス幅 t 2未満)、8.0 Vに設定してあったトランジスタアレ イ82のコレクタ配線85-1、85-4、85-7、 ・・・、85-298の電位をOVに低下させて (パル ス幅 t 3未満)、その交点にあるトランジスタ素子82 -1-1, 82-4-1, 82-7-1, ..., 82-298-1を駆動する。駆動していないベース配線8 6-2、86-3、及び86-4の電位と駆動していな いコレクタ配線の電位は全て8.0Vとする。図10に 示すようにt3=t2×4となるのは、上記のコレクタ 配線85をオンした状態で、4本のベース配線86-1、86-2、86-3、86-4を順次オン状態にす るためである。これにより、12本毎に1本の陰極配線 88-1、88-13、・・・、88-1189は導通 状態になる。

【0072】一方、この陰極配線88の駆動と同時に、 発光させたい面発光レーザ素子の陽極配線87を駆動す る。この際の各陽極配線87の駆動方法は、図10のタ イムチャートに示すように、まず1行目のベース配線8 4-1に接続されている所望のトランジスタ素子を駆動 するために、9.0Vに設定してあったベース配線84 -1の電位を8.5Vに低下させ(パルス幅はt1未 満)、9.0Vに設定してあったエミッター配線83-1、83-2、83-3、・・・、83-303の内、 所望のトランジスタ素子に接続された配線の電位だけを 10 Vに上昇させる (パルス幅は t 1 未満)。これによ り陽極配線87-1、87-5、87-9、・・・、8 7-1209の内の所望の配線だけに電流を流すことが でき、1列目の面発光レーザ素子80-1-1、80-1-5、80-1-9、13列目の面発光レーザ素子8 0-13-1, 80-13-5, 80-13-9, 25

列目の面発光レーザ素子80-25-1、80-25-5、80-25-9、・・、1189列目の面発光レーザ素子80-1189-1、80-1189-5、80-1189-9の中の所望のレーザを発光させることができる。この時、 $t2=t1\times4$ の関係を満足している。

【0073】次に、1行目のベース配線84-1を駆動 した時間 t 1 の後に、2行目のベース配線84-2に接 続されている所望のトランジスタ素子を駆動するため 10 に、ベース配線84-2の電位を9.0 Vから8.5 V に低下させ (パルス幅はt1未満)、エミッター配線8 3-1, 83-2, 83-3, · · · , 83-3030中の所望の配線の電位を10Vに設定する。これによ り、陽極配線87-2、87-6、87-10、・・ ・、87-1210の内の所望の配線だけに電流を流す ことができ、1列目の面発光レーザ素子80-1-2、 80-1-6、80-1-10、13列目の面発光レー ザ索子80-13-2、80-13-6、80-13-10、25列目の面発光レーザ素子80-25-2、8 20 0-25-6、80-25-10、・・・、1189列 目の面発光レーザ素子80-1189-2、80-11 89-6、80-1189-10の中の所望の面発光レ ーザ素子を発光させることができる。

【0074】さらに同様にして、3行目のベース配線84-3の電位を9.0Vから8.5Vに低下させ(パルス幅t1未満)、エミッター配線83-1、83-2、83-3、・・・、83-303の内、所望の配線の電位を10Vに上昇させて、所望の陽極配線87-3、87-7、87-11、・・・、87-1211に電流を流すことができ、面発光レーザ素子を発光させることができる。さらに同様に、4行目のベース配線84-4に接続されているトランジスタ素子を駆動するために、エミッター配線83-1、83-2、83-30、・・・、83-303の内、所望の配線の電位を10Vに上昇させて、所望の陽極配線87-4、87-8、87-12、・・・、87-1208にパルス電圧を印加し、面発光レーザ素子を発光させる。

【0075】このようにして、面発光レーザ素子の陽極配線87をすべて駆動することができる。

(2) 次に、駆動する面発光レーザ素子の列を1列ずつ進めるために、陰極配線88を駆動するトランジスタアレイ82のベース配線86-2を駆動し(パルス幅t2未満)、陽極配線87を上記(1)と同様の手順で駆動する。これにより12個毎に1個のトランジスタ素子82-1-2、82-4-2、・・・、82-298-2が駆動され、12本毎に1本の陰極配線88-2、88-14、・・・、88-1190に電圧が印加され、陽極配線87がすべて駆動される。さらに、同様にベース配線86-3、86-4を駆動し、陽極配線87を上記(1)と同様に駆動する。これにより、駆動された陰極

50

配線88の列は4本進行する。

【0076】以下同様にして、駆動する陰極配線88の列を順次進めるために、駆動するベース配線86-1、86-2、86-3、86-4とコレクタ配線85-1、85-2、・・・、85-300を選択し、その交点に位置するトランジスタ素子を駆動する。このような手順によって面発光レーザアレイ80の陰極配線88の列をすべて駆動することにより、面発光レーザアレイ80を構成する全ての面発光レーザ素子を順に発光させることができる。

15

(3)以上の駆動シーケンスを繰り返し行うことにより、面発光レーザアレイ80を連続的に、順次発光させることができ、レーザプリンタの光源として使用することができる。

【0077】以上詳細に説明したように、上記各実施形態に係る半導体デバイスでは、面発光レーザアレイを駆動するトランジスタアレイを面発光レーザアレイの基板上にモノリシックに形成し、かつ外部の駆動回路との接続用のワイヤボンディングパッドをトランジスタアレイに対して設ける形態としているので、次のような効果を奏することができる。

【0078】ワイヤボンディングパッド等の電気的接続 手段の配列ピッチを拡大することができるので、

- ・ワイヤボンディングの配列ピッチに制限されずに、面 発光レーザアレイの配線ピッチを狭くすることができ る。
- ・ワイヤボンディングの配列ピッチに制限されずに、面 発光レーザアレイの配列ピッチを狭くすることができ る。
- ・ワイヤボンディングのボールサイズを大きくすることができ、ボンディングの接着強度を高めることができる。
- ・ワイヤボンディングのボールサイズを大きくすることができ、ボンディングの成功率を高めることができる。
- ・ワイヤ相互の間隔を広げることができるので、ワイヤ 接触等の問題が発生しにくくなる。

【0079】また、トランジスタアレイを面発光レーザアレイの直ぐ傍に配置するので、

- ・面発光レーザアレイを高い周波数で駆動することがで きる.
- ・面発光レーザアレイに矩形性の高い電流波形を注入することができる。
- ・面発光レーザアレイの駆動に必要な電流値を小さくすることができるので、その駆動回路の設計を容易化する ことができる。

【0080】なお、上記第3実施形態では、本発明の半 導体デバイスを感光ドラムを有する画像形成装置の光源 として利用した場合について説明したが、本発明はこれ に限定されるものではなく、レーザディスプレイなどの 動画像の形成装置の光源として利用することができるこ とはいうまでもない。

【0081】また、上記第2実施形態及び第3実施形態では、トランジスタアレイをレーザ構造層の上側に形成した場合について説明したが、本発明はこれに限定されるものではなく、レーザ構造層の下側にトランジスタアレイを形成する形態としてもよく、また、面発光レーザアレイの領域をSiO2膜等を利用した選択成長により制限し、SiO2膜等を除去して、レーザ構造層の側方にトランジスタアレイを形成する形態としてもよい。

【0082】また、上記第2実施形態及び第3実施形態では、トランジスタ構造をA1GaAs/GaAsのヘテロバイポーラトランジスタ構造とした場合について説明したが、本発明はこれに限定されるものではなく、GaAsのホモ接合バイポーラトランジスタ構造としてもよいことは言うまでもない。

【0083】また、上記各実施形態では、発光素子として面発光レーザ素子を適用した場合について説明したが、本発明はこれに限定されるものではなく、例えば、端面発光型レーザ素子を適用する形態としてもよい。

20 [0084]

【発明の効果】請求項1乃至請求項5記載の半導体デバイスによれば、発光素子アレイに備えられた各発光素子の駆動を制御するマトリクス状に配置されたスイッチング素子を備えたスイッチング素子アレイに対して外部との接続に用いる外部接続端を設けているので、発光素子アレイの配列ピッチを狭くすることができ、発光素子アレイを高密度に形成することができる、という効果が得られる。

【0085】また、請求項6記載の画像形成装置によれ ば、請求項1乃至請求項5記載の高密度な発光素子アレ イを備えた半導体デバイスを光源として用いているの で、高密度な画像を容易に形成することができる、とい う効果が得られる。

### 【図面の簡単な説明】

【図1】本発明の発光素子アレイとトランジスタアレイ の配列及び配線の状態の一例を示す概略構成図である。

【図2】第1実施形態に係る半導体デバイスの構造を示す断面図である。

【図3】第1実施形態に係る半導体デバイスにおける発 40 光素子アレイとトランジスタアレイの配列及び配線の状態を示す概略構成図である。

【図4】第1実施形態に係る半導体デバイスの配線の状態を示す概略平面図である。

【図5】第2実施形態に係る半導体デバイスの構造を示す断面図である。


【図6】第2実施形態に係る半導体デバイスにおける発 光素子アレイとトランジスタアレイの配列及び配線の状態を示す概略構成図である。

【図7】第3実施形態に係る半導体デバイスにおける発 光索子アレイとトランジスタアレイの配列及び配線の状


18

				10
態を示す概略構成図である。			端)	
【図8】図7の発光素子アレイの配列及び配線の状態を			7 4	ワイヤボンディングパッド(第2の外部接続
示す詳細構成図である。			端)	・・・・・・ ケー・ケー・ケー (新石マン)下町安航
【図9】第3実施形態に係る画像形成装置の概略構成図			7.5	面発光レーザアレイ (発光素子アレイ)
である。			80	·
【図10】第3実施形態に係る画像形成装置の動作の説				面発光レーザアレイ (発光素子アレイ)
明に用いるタイムチャートである。			8 1	トランジスタアレイ(スイッチング素子アレ
			イ)	
【図11】従来の発光素子アレイの配列及び配線の状態			8 2	トランジスタアレイ(スイッチング素子アレ
の一例を示す概略構成図である。			イ)	
【符号	号の説明】	10	8 3	ワイヤボンディングパッド(第1の外部接続
1	ベース配線 (第2の接続手段)		端)	120 2 17 1 10 120 120
2	エミッタ配線 (第1の接続手段)		8 4	ワイヤボンディングパッド(第2の外部接続
3	陰極配線		端)	アート はい アー・ファーファー (新 2 0 0 7 ト 向 1 女形)
4	陽極配線		8 5	ワイヤギンディング じょい (年) のりかかけた
5	ワイヤボンディングパッド (第1の外部接続端)		端)	ワイヤボンディングパッド(第1の外部接続
6	ワイヤボンディングパッド (第2の外部接続端)		,	and a substitute of the second
3 0			8 6	ワイヤボンディングパッド(第2の外部接続
	面発光レーザアレイ (発光素子アレイ)		端)	
3 1	トランジスタアレイ(スイッチング素子アレ		9 0	半導体デバイス
イ)			9 1	駆動回路
70	トランジスタアレイ(スイッチング素子アレ	20	9 2	レンズ系
イ)			9 3	折り返しミラー
7 1	コレクタ配線(第1の接続手段)		9 4	レンズ系
7 2	ベース配線 (第2の接続手段)		9 5	感光ドラム
73	ワイヤボンディングパッド(第1の外部接続			


【図1】




【図2】




【図3】




【図5】




【図4】




【図6】




[図7]




【図8】




【図9】



【図10】



【図11】



THIS PAGE BLANK (USPTO)